![]() |
M480 BSP V3.05.006
The Board Support Package for M480 Series
|
Modules | |
Peripheral Pointer | |
Macros | |
#define | FLASH_BASE ((uint32_t)0x00000000) |
#define | SRAM_BASE ((uint32_t)0x20000000) |
#define | PERIPH_BASE ((uint32_t)0x40000000) |
#define | AHBPERIPH_BASE PERIPH_BASE |
#define | APBPERIPH_BASE (PERIPH_BASE + (uint32_t)0x00040000) |
#define | SYS_BASE (AHBPERIPH_BASE + 0x00000UL) |
#define | CLK_BASE (AHBPERIPH_BASE + 0x00200UL) |
#define | NMI_BASE (AHBPERIPH_BASE + 0x00300UL) |
#define | GPIOA_BASE (AHBPERIPH_BASE + 0x04000UL) |
#define | GPIOB_BASE (AHBPERIPH_BASE + 0x04040UL) |
#define | GPIOC_BASE (AHBPERIPH_BASE + 0x04080UL) |
#define | GPIOD_BASE (AHBPERIPH_BASE + 0x040C0UL) |
#define | GPIOE_BASE (AHBPERIPH_BASE + 0x04100UL) |
#define | GPIOF_BASE (AHBPERIPH_BASE + 0x04140UL) |
#define | GPIOG_BASE (AHBPERIPH_BASE + 0x04180UL) |
#define | GPIOH_BASE (AHBPERIPH_BASE + 0x041C0UL) |
#define | GPIOI_BASE (AHBPERIPH_BASE + 0x04200UL) |
#define | GPIO_DBCTL_BASE (AHBPERIPH_BASE + 0x04440UL) |
#define | GPIO_PIN_DATA_BASE (AHBPERIPH_BASE + 0x04800UL) |
#define | PDMA_BASE (AHBPERIPH_BASE + 0x08000UL) |
#define | USBH_BASE (AHBPERIPH_BASE + 0x09000UL) |
#define | HSUSBH_BASE (AHBPERIPH_BASE + 0x1A000UL) |
#define | EMAC_BASE (AHBPERIPH_BASE + 0x0B000UL) |
#define | FMC_BASE (AHBPERIPH_BASE + 0x0C000UL) |
#define | SDH0_BASE (AHBPERIPH_BASE + 0x0D000UL) |
#define | SDH1_BASE (AHBPERIPH_BASE + 0x0E000UL) |
#define | EBI_BASE (AHBPERIPH_BASE + 0x10000UL) |
#define | HSUSBD_BASE (AHBPERIPH_BASE + 0x19000UL) |
#define | CCAP_BASE (AHBPERIPH_BASE + 0x30000UL) |
#define | CRC_BASE (AHBPERIPH_BASE + 0x31000UL) |
#define | TAMPER_BASE (AHBPERIPH_BASE + 0xE1000UL) |
#define | WDT_BASE (APBPERIPH_BASE + 0x00000UL) |
#define | WWDT_BASE (APBPERIPH_BASE + 0x00100UL) |
#define | OPA_BASE (APBPERIPH_BASE + 0x06000UL) |
#define | I2S_BASE (APBPERIPH_BASE + 0x08000UL) |
#define | EADC1_BASE (APBPERIPH_BASE + 0x0B000UL) |
#define | TIMER0_BASE (APBPERIPH_BASE + 0x10000UL) |
#define | TIMER1_BASE (APBPERIPH_BASE + 0x10100UL) |
#define | EPWM0_BASE (APBPERIPH_BASE + 0x18000UL) |
#define | BPWM0_BASE (APBPERIPH_BASE + 0x1A000UL) |
#define | QSPI0_BASE (APBPERIPH_BASE + 0x20000UL) |
#define | SPI1_BASE (APBPERIPH_BASE + 0x22000UL) |
#define | SPI3_BASE (APBPERIPH_BASE + 0x24000UL) |
#define | UART0_BASE (APBPERIPH_BASE + 0x30000UL) |
#define | UART2_BASE (APBPERIPH_BASE + 0x32000UL) |
#define | UART4_BASE (APBPERIPH_BASE + 0x34000UL) |
#define | UART6_BASE (APBPERIPH_BASE + 0x36000UL) |
#define | I2C0_BASE (APBPERIPH_BASE + 0x40000UL) |
#define | I2C2_BASE (APBPERIPH_BASE + 0x42000UL) |
#define | CAN0_BASE (APBPERIPH_BASE + 0x60000UL) |
#define | CAN2_BASE (APBPERIPH_BASE + 0x62000UL) |
#define | QEI0_BASE (APBPERIPH_BASE + 0x70000UL) |
#define | ECAP0_BASE (APBPERIPH_BASE + 0x74000UL) |
#define | USCI0_BASE (APBPERIPH_BASE + 0x90000UL) |
#define | RTC_BASE (APBPERIPH_BASE + 0x01000UL) |
#define | EADC_BASE (APBPERIPH_BASE + 0x03000UL) |
#define | ACMP01_BASE (APBPERIPH_BASE + 0x05000UL) |
#define | USBD_BASE (APBPERIPH_BASE + 0x80000UL) |
#define | OTG_BASE (APBPERIPH_BASE + 0x0D000UL) |
#define | HSOTG_BASE (APBPERIPH_BASE + 0x0F000UL) |
#define | TIMER2_BASE (APBPERIPH_BASE + 0x11000UL) |
#define | TIMER3_BASE (APBPERIPH_BASE + 0x11100UL) |
#define | EPWM1_BASE (APBPERIPH_BASE + 0x19000UL) |
#define | BPWM1_BASE (APBPERIPH_BASE + 0x1B000UL) |
#define | SPI0_BASE (APBPERIPH_BASE + 0x21000UL) |
#define | SPI2_BASE (APBPERIPH_BASE + 0x23000UL) |
#define | QSPI1_BASE (APBPERIPH_BASE + 0x29000UL) |
#define | UART1_BASE (APBPERIPH_BASE + 0x31000UL) |
#define | UART3_BASE (APBPERIPH_BASE + 0x33000UL) |
#define | UART5_BASE (APBPERIPH_BASE + 0x35000UL) |
#define | UART7_BASE (APBPERIPH_BASE + 0x37000UL) |
#define | I2C1_BASE (APBPERIPH_BASE + 0x41000UL) |
#define | CAN1_BASE (APBPERIPH_BASE + 0x61000UL) |
#define | QEI1_BASE (APBPERIPH_BASE + 0x71000UL) |
#define | ECAP1_BASE (APBPERIPH_BASE + 0x75000UL) |
#define | TRNG_BASE (APBPERIPH_BASE + 0x79000UL) |
#define | USCI1_BASE (APBPERIPH_BASE + 0x91000UL) |
#define | CRPT_BASE (0x50080000UL) |
#define | SPIM_BASE (0x40007000UL) |
#define | SC0_BASE (APBPERIPH_BASE + 0x50000UL) |
#define | SC1_BASE (APBPERIPH_BASE + 0x51000UL) |
#define | SC2_BASE (APBPERIPH_BASE + 0x52000UL) |
#define | DAC0_BASE (APBPERIPH_BASE + 0x07000UL) |
#define | DAC1_BASE (APBPERIPH_BASE + 0x07040UL) |
#define | DACDBG_BASE (APBPERIPH_BASE + 0x07FECUL) |
#define | OPA0_BASE (APBPERIPH_BASE + 0x06000UL) |
Memory Mapped Structure for Peripherals
#define ACMP01_BASE (APBPERIPH_BASE + 0x05000UL) |
#define AHBPERIPH_BASE PERIPH_BASE |
#define APBPERIPH_BASE (PERIPH_BASE + (uint32_t)0x00040000) |
#define BPWM0_BASE (APBPERIPH_BASE + 0x1A000UL) |
#define BPWM1_BASE (APBPERIPH_BASE + 0x1B000UL) |
#define CAN0_BASE (APBPERIPH_BASE + 0x60000UL) |
#define CAN1_BASE (APBPERIPH_BASE + 0x61000UL) |
#define CAN2_BASE (APBPERIPH_BASE + 0x62000UL) |
#define CCAP_BASE (AHBPERIPH_BASE + 0x30000UL) |
#define CLK_BASE (AHBPERIPH_BASE + 0x00200UL) |
#define CRC_BASE (AHBPERIPH_BASE + 0x31000UL) |
#define DAC0_BASE (APBPERIPH_BASE + 0x07000UL) |
#define DAC1_BASE (APBPERIPH_BASE + 0x07040UL) |
#define DACDBG_BASE (APBPERIPH_BASE + 0x07FECUL) |
#define EADC1_BASE (APBPERIPH_BASE + 0x0B000UL) |
#define EADC_BASE (APBPERIPH_BASE + 0x03000UL) |
#define EBI_BASE (AHBPERIPH_BASE + 0x10000UL) |
#define ECAP0_BASE (APBPERIPH_BASE + 0x74000UL) |
#define ECAP1_BASE (APBPERIPH_BASE + 0x75000UL) |
#define EMAC_BASE (AHBPERIPH_BASE + 0x0B000UL) |
#define EPWM0_BASE (APBPERIPH_BASE + 0x18000UL) |
#define EPWM1_BASE (APBPERIPH_BASE + 0x19000UL) |
#define FMC_BASE (AHBPERIPH_BASE + 0x0C000UL) |
#define GPIO_DBCTL_BASE (AHBPERIPH_BASE + 0x04440UL) |
#define GPIO_PIN_DATA_BASE (AHBPERIPH_BASE + 0x04800UL) |
#define GPIOA_BASE (AHBPERIPH_BASE + 0x04000UL) |
#define GPIOB_BASE (AHBPERIPH_BASE + 0x04040UL) |
#define GPIOC_BASE (AHBPERIPH_BASE + 0x04080UL) |
#define GPIOD_BASE (AHBPERIPH_BASE + 0x040C0UL) |
#define GPIOE_BASE (AHBPERIPH_BASE + 0x04100UL) |
#define GPIOF_BASE (AHBPERIPH_BASE + 0x04140UL) |
#define GPIOG_BASE (AHBPERIPH_BASE + 0x04180UL) |
#define GPIOH_BASE (AHBPERIPH_BASE + 0x041C0UL) |
#define GPIOI_BASE (AHBPERIPH_BASE + 0x04200UL) |
#define HSOTG_BASE (APBPERIPH_BASE + 0x0F000UL) |
#define HSUSBD_BASE (AHBPERIPH_BASE + 0x19000UL) |
#define HSUSBH_BASE (AHBPERIPH_BASE + 0x1A000UL) |
#define I2C0_BASE (APBPERIPH_BASE + 0x40000UL) |
#define I2C1_BASE (APBPERIPH_BASE + 0x41000UL) |
#define I2C2_BASE (APBPERIPH_BASE + 0x42000UL) |
#define I2S_BASE (APBPERIPH_BASE + 0x08000UL) |
#define NMI_BASE (AHBPERIPH_BASE + 0x00300UL) |
#define OPA0_BASE (APBPERIPH_BASE + 0x06000UL) |
#define OPA_BASE (APBPERIPH_BASE + 0x06000UL) |
#define OTG_BASE (APBPERIPH_BASE + 0x0D000UL) |
#define PDMA_BASE (AHBPERIPH_BASE + 0x08000UL) |
#define PERIPH_BASE ((uint32_t)0x40000000) |
#define QEI0_BASE (APBPERIPH_BASE + 0x70000UL) |
#define QEI1_BASE (APBPERIPH_BASE + 0x71000UL) |
#define QSPI0_BASE (APBPERIPH_BASE + 0x20000UL) |
#define QSPI1_BASE (APBPERIPH_BASE + 0x29000UL) |
#define RTC_BASE (APBPERIPH_BASE + 0x01000UL) |
#define SC0_BASE (APBPERIPH_BASE + 0x50000UL) |
#define SC1_BASE (APBPERIPH_BASE + 0x51000UL) |
#define SC2_BASE (APBPERIPH_BASE + 0x52000UL) |
#define SDH0_BASE (AHBPERIPH_BASE + 0x0D000UL) |
#define SDH1_BASE (AHBPERIPH_BASE + 0x0E000UL) |
#define SPI0_BASE (APBPERIPH_BASE + 0x21000UL) |
#define SPI1_BASE (APBPERIPH_BASE + 0x22000UL) |
#define SPI2_BASE (APBPERIPH_BASE + 0x23000UL) |
#define SPI3_BASE (APBPERIPH_BASE + 0x24000UL) |
#define SYS_BASE (AHBPERIPH_BASE + 0x00000UL) |
#define TAMPER_BASE (AHBPERIPH_BASE + 0xE1000UL) |
#define TIMER0_BASE (APBPERIPH_BASE + 0x10000UL) |
#define TIMER1_BASE (APBPERIPH_BASE + 0x10100UL) |
#define TIMER2_BASE (APBPERIPH_BASE + 0x11000UL) |
#define TIMER3_BASE (APBPERIPH_BASE + 0x11100UL) |
#define TRNG_BASE (APBPERIPH_BASE + 0x79000UL) |
#define UART0_BASE (APBPERIPH_BASE + 0x30000UL) |
#define UART1_BASE (APBPERIPH_BASE + 0x31000UL) |
#define UART2_BASE (APBPERIPH_BASE + 0x32000UL) |
#define UART3_BASE (APBPERIPH_BASE + 0x33000UL) |
#define UART4_BASE (APBPERIPH_BASE + 0x34000UL) |
#define UART5_BASE (APBPERIPH_BASE + 0x35000UL) |
#define UART6_BASE (APBPERIPH_BASE + 0x36000UL) |
#define UART7_BASE (APBPERIPH_BASE + 0x37000UL) |
#define USBD_BASE (APBPERIPH_BASE + 0x80000UL) |
#define USBH_BASE (AHBPERIPH_BASE + 0x09000UL) |
#define USCI0_BASE (APBPERIPH_BASE + 0x90000UL) |
#define USCI1_BASE (APBPERIPH_BASE + 0x91000UL) |
#define WDT_BASE (APBPERIPH_BASE + 0x00000UL) |
#define WWDT_BASE (APBPERIPH_BASE + 0x00100UL) |